Description - Verilog: Modellbildung F�r Synthese Und Verifikation by Bernhard Hoppe
Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) f�r den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegen�ber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsm�glichkeiten von Verilog und erm�glicht so einen schnellen Einstieg und �berblick. Es ist konzipiert als Lehrbuch f�r Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium f�r Berufspraktiker und andere Interessierte. Jedes Kapitel enth�lt �bungsaufgaben mit L�sungen; dem Buch ist eine CD mit Powerpoint-Folien f�r den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion f�r den Simulator MODELSIM und Quellcodes beigelegt.
Buy Verilog: Modellbildung F�r Synthese Und Verifikation by Bernhard Hoppe from Australia's Online Independent Bookstore, BooksDirect.
A Preview for this title is currently not available.
Available to order, ships in 8-11 business days
